



Projet FPGA

Centrale DCC sur FPGA

LYAUTEY Wilfrid	21310245
SAHKI Riad	28706068

Introduction

Le protocole DCC (Digital Command Control) est un standard utilisé dans le modélisme ferroviaire pour commander individuellement des locomotives ou des accessoires en modulant la tension d'alimentation de la voie.

Les commandes vers les trains sont générées par une Centrale DCC que nous allons implémenter dans le FPGA de la carte Basys, sous la forme d'un système mixte matériel/logiciel Grâce à une interface utilisateur réalisée à l'aide des boutons de la carte Basys, le FPGA doit générer un signal numérique de commande.

Cette commande doit ensuite être amplifiée en courant à l'aide d'une carte Booster, afin d'obtenir un signal suffisamment puissant pour être envoyé sur les rails puis être décodée par les locomotives.

Dans ce TP, nous proposons d'implémenter chaque composant de la centrale DCC.




Figure 1 : Architecture de la centrale DCC

DCC_Bit_0 / DCC_Bit_1

Ces deux blocs permettent de générer respectivement un bit à 1 ou à 0 au format DCC. Ils sont tous les deux cadencés par les 2 horloges (CLK_100MHz et CLK_1MHz) et sont connectés au Reset du système.

Chaque module est piloté par une machine à états.

La commande Go active la génération du bit. • Le signal Fin indique que la transmission du bit est terminée. o Chaque bloc possède une machine à états et un compteur.

La machine à états est cadencée par l'horloge CLK_100MHz. Son rôle est de : • Réaliser l'interaction avec la MAE globale du système.




Figure 2 : Machines à états de DCC_BIT1 et DCC_BIT0

Positionner le signal de sortie au niveau logique opportun. • Le compteur est cadencé par l'horloge CLK_1MHz.

Son rôle est de compter les temps pendant lesquels le signal de sortie doit être à 1 ou 0, conformément au protocole DCC (voir plus haut). o Lorsque le module n'est pas activé, le signal de sortie doit être au niveau bas. - On trouvera en sortie des modules DCC_Bit_0 et DCC_Bit_1. une porte OU qui joint les signaux de sortie de ces deux modules.




Figure 3 : Simulation du testbench de DCC_Bit_1




Figure 4 : Simulation du testbench de DCC_Bit_0

Dans ces simulations, on observe bien un état bas et un état haut de 58 us pour la génération d'un '1' et de 100 us pour la génération d'un '0'.

Registre DCC

Ce module est un registre à décalage qui charge la trame DCC préparée dans Générateur Trames de Test, puis effectue des décalages au fur et à mesure que les bits de la trame sont transmis.

La taille du registre correspond à la taille de la plus longue trame dans le protocole DCC donc de 51 bit.

La commande du registre (chargement et décalage) est assurée par la MAE.

Afin de tester le composant, nous avons généré deux trames dans un testbench que nous chargeons et décalons en observant les 6 bits de poids fort de chacune. “101010” pour la première et “110110” pour la deuxième.




Figure 5 : Simulation du testbench de registre DCC

On peut voir sur le signal **msb_trame** le paterne “101010” puis “110110” lorsque la deuxième trame est chargée lors du passage à ‘1’ du signal **load**.

Machine à état générale

Ce module réalise la commande des autres blocs du système, comme indiqué précédemment.

Il permet de générer sans interruption la trame de commande DCC préparée par l'utilisateur sur le signal Sortie_DCC.




Figure 6 : Machine à état de la centrale DCC




Figure 7 : Simulation du testbench de la MAE de la centrale DCC.

On observe bien les transitions entre les différents états de la MAE pour la génération du bit de poids fort de la trame donnée en entrée.

DCC Frame Generator

Le Frame Generator est un outil essentiel pour tester et simuler divers scénarios de commande de trains en utilisant des trames DCC spécifiques. En fonction de l'état des interrupteurs, il génère les trames nécessaires pour contrôler différents aspects du train, tels que la direction, l'éclairage et les fonctions sonores. Ce module est particulièrement utile dans le développement et la validation de systèmes de contrôle de trains numériques.

Pour ce composant, son comportement était déjà décrit, nous avons juste ajouté les suites de bits qui correspondent aux différents états des interrupteurs.

Une trame se compose de :

1. Un préambule de 14 à 23 bits à 1
2. Un bit start à 0
3. Une adresse sur 1 octet
4. Un bit start à 0
5. 1er octet de commande
6. Un bit start à 0
7. 2eme octet de commande
8. Un bit start à 0
9. L'octet de contrôle étant le XOR de 2 5 et 7
10. Un bit de stop à 1




Figure 8 : Simulation du testbench du Frame Generator



Figure 9 : Simulation du testbench du Frame Generator

Centrale DCC comme IP d'un MicroBlaze

Pour la deuxième partie du projet, nous réalisons une IP centrale DCC qui regroupe tous les composants précédemment décrits à la différence que l'on remplace le Frame Generator par un AXI Wrapper. Les trames seront donc générées par le microblaze et récupérées dans les registres slv. Nous avons ajouté deux IP AXI GPIO pour la gestion des switchs et des boutons.




Figure 10 : Bloc design avec les IP MicroBlaze, Centrale DCC, Switch et Boutons en GPIO

Développement logiciel :

Afin de tester le bon fonctionnement de notre IP, nous avons réalisé un programme de test en C qui génère une trame par défaut indépendamment de l'état des interrupteurs. Lors de la vérification de la trame sur l'oscilloscope, nous avons constaté que la durée des bits 1 n'était plus de 116 us mais de 240 us pour une raison qui nous est inconnue. Il était donc impossible d'interagir avec le train peu importe la trame générée.

Malheureusement nous n'avons pas eu le temps de trouver la source du problème et nous nous sommes arrêtés là dans le projet.

Conclusion et Implémentation

Dans ce projet, nous avons réussi à implémenter une centrale DCC sur FPGA en utilisant la carte Basys 3, permettant de contrôler des trains via un système matériel. Nous avons développé et intégré divers modules, notamment pour la génération de bits DCC, le registre à décalage, et la machine à états générale.

Chaque module a été soigneusement simulé et testé individuellement avant l'assemblage final. Le système complet génère des trames de commande DCC conformes aux spécifications, permettant un contrôle des trains, notamment en termes de direction, d'éclairage, de fonctions sonores et de vitesse.



Figure 11 : Photo d'un train utilisé lors du test sur la plateforme

Une visualisation du fonctionnement du train est possible à l'adresse suivante : <https://youtu.be/ta356eeDwcQ>